A Intel anunciou um avanço importante no segmento de semicondutores ao superar a chamada "parede de encapsulamento", obstáculo físico que limitava o tamanho e a densidade de chips de alto desempenho. A inovação abre espaço para a fabricação de chips hipergrandes (Hyper-Large Form Factor ou HLFF), capazes de alcançar dimensões de 240 mm x 240 mm; o equivalente a mais de 24x o limite de retícula padrão da indústria. Com a desaceleração da Lei de Moore, a indústria migrou dos chips monolíticos para a arquitetura de chiplets, onde pequenos blocos de silício são interconectados em uma única estrutura. Contudo, quanto maior o tamanho do encapsulamento, maior é o risco de falhas operacionais na produção. O principal entrave técnico está no material de selagem (underfill), resina injetada para preencher as frestas entre os microchips e o substrato. Em designs tradicionais, a resina percorre distâncias curtas de até 43 milímetros. Em superfícies massivas, como essa novidade da Intel, o fluido enfrenta forte resistência ao escoamento, o que favorece o surgimento de bolhas de ar que comprometem tanto a dissipação de calor quanto as conexões elétricas. Tecnologia enfrenta desafios físicos Para resolver o problema, a equipe de engenheiros da Intel na fábrica Fab 9, em Rio Rancho (Novo México), desenvolveu uma solução coordenada em três frentes. Primeiramente, os pesquisadores criaram uma resina com menor viscosidade, permitindo que o material flua por trajetos mais longos sem perder a integridade mecânica. Em segundo lugar, a empresa reformulou a estratégia de aplicação do fluido, substituindo a injeção lateral por uma dispensação em múltiplos pontos simultâneos, o que reduz drasticamente a distância que o selante precisa percorrer. Por fim, o processo de cura térmica foi otimizado para acabar com eventuais microbolhas remanescentes, garantindo estruturas totalmente livres de defeitos. Nos testes práticos, a Intel validou com sucesso encapsulamentos EMIB com mais de 5x a escala de retícula, abrigando 18 dies e 12 memórias HBM, além de estruturas que superam 7x a escala tradicional. A tecnologia de empilhamento 3D Foveros também alcançou resultados perfeitos em escalas de 2x e 4x. Com este avanço, a fabricante projeta expandir seus pacotes de empacotamento avançado para mais de 12x a retícula até 2028, viabilizando o uso de substratos de vidro e impulsionando supercomputadores de inteligência artificial de próxima geração. {{WHATSAPP_CHANNEL}}

A Intel anunciou um avan o importante no segmento de semicondutores ao superar a chamada "parede de encapsulamento", obst culo f sico que limitava o tamanho e a densidade de chips de alto desempenho. A inova o abre espa o para a fabrica o de chips hipergrandes (Hyper-Large Form Factor ou HLFF), capazes de alcan ar dimens es de 240 mm x 240 mm; o equivalente a mais de 24x o limite de ret cula padr o da ind stria. Com a desacelera o da Lei de Moore, a ind stria migrou dos chips monol ticos para a arquitetura de chiplets, onde pequenos blocos de sil cio s o interconectados em uma nica estrutura. Contudo, quanto maior o tamanho do encapsulamento, maior o risco de falhas operacionais na produ o. O principal entrave t cnico est no material de selagem (underfill), resina injetada para preencher as frestas entre os microchips e o substrato. Em designs tradicionais, a resina percorre dist ncias curtas de at 43 mil metros. Em superf cies massivas, como essa novidade da Intel, o fluido enfrenta forte resist ncia ao escoamento, o que favorece o surgimento de bolhas de ar que comprometem tanto a dissipa o de calor quanto as conex es el tricas. Tecnologia enfrenta desafios f sicos Para resolver o problema, a equipe de engenheiros da Intel na f brica Fab 9, em Rio Rancho (Novo M xico), desenvolveu uma solu o coordenada em tr s frentes. Primeiramente, os pesquisadores criaram uma resina com menor viscosidade, permitindo que o material flua por trajetos mais longos sem perder a integridade mec nica. Em segundo lugar, a empresa reformulou a estrat gia de aplica o do fluido, substituindo a inje o lateral por uma dispensa o em m ltiplos pontos simult neos, o que reduz drasticamente a dist ncia que o selante precisa percorrer. Por fim, o processo de cura t rmica foi otimizado para acabar com eventuais microbolhas remanescentes, garantindo estruturas totalmente livres de defeitos. Nos testes pr ticos, a Intel validou com sucesso encapsulamentos EMIB com mais de 5x a escala de ret cula, abrigando 18 dies e 12 mem rias HBM, al m de estruturas que superam 7x a escala tradicional. A tecnologia de empilhamento 3D Foveros tamb m alcan ou resultados perfeitos em escalas de 2x e 4x. Com este avan o, a fabricante projeta expandir seus pacotes de empacotamento avan ado para mais de 12x a ret cula at 2028, viabilizando o uso de substratos de vidro e impulsionando supercomputadores de intelig ncia artificial de pr xima gera o. {{WHATSAPP_CHANNEL}}